


## Podstawowa struktura systemu mikroprocesorowego

Semestr zimowy 2012/2013, WIEiK , PK

1

### Podstawowa struktura systemu mikroprocesorowego



2

## Pamięć programu - ROM

- **Pamięć programu** (*ang. program memory – ROM – Read Only Memory*) – pamięć do odczytu przeznaczona do przechowywania kodu programu. Pamięć nieulotna, po zaniku napięcia zasilania zawartość pozostaje.
- Podstawowe parametry pamięci ROM:
  - pojemność (w kBitach i Ksłowach, 32kB, 256kB, 128k) i organizacja pamięci (8, 12, 14, 16, 24, 32-bitowa)
  - czas odczytu (dziesiątki i setki ns),
  - czas (us i ms) i sposób programowania, napięcie programowania (12.5V)
  - napięcie zasilania (2,7V, 3,3V 5V) i pobór prądu (mA)
  - trwałość zapisu, ilość cykli kasowania/programowania (10tyś – 100tyś razy)

## Rodzaje pamięć programu

- **ROM (*Read Only Memory*)** – programowanie zawartości pamięci następuje w procesie produkcyjnym i nie może być zmieniona przez użytkownika.
- **PROM (*Programmable ROM*)** – pamięci z możliwością jednokrotnego zaprogramowania przez użytkownika.
- **EPROM (*Erasable Programmable ROM*)** – pamięci z możliwością kasowania dotychczasowej zawartości promieniami ultrafioletowymi (253,7nm) i wpisania nowej zawartości za pomocą zewnętrznego programatora. Umieszczone są w obudowach z okienkiem kwarcowym w celu umożliwienia kasowania.
- **OTP (*One Time Programmable*)** – pamięć typu EPROM umieszczona w obudowie bez okienka kwarcowego. Możliwe jest tylko jednokrotne zaprogramowanie pamięci bez możliwości skasowanie jej zawartości.
- **EEPROM (*Electrical Erasable Programmable ROM*)** – jest to pamięć elektrycznie kasowana i programowania bezpośrednio w systemie mikroprocesorowym
- **FLASH (*Bulk Erasable Non-Volatile Memory*)** – jest to pamięć typu EEPROM z możliwością kasowania zawartości i programowania bezpośrednio w systemie mikroprocesorowym.
- **FRAM (*Ferroelectric Random Access Memory*)** jest rodzajem pamięci RAM nieulotnej, w której wykorzystano efekt ferroelektryczny do zapamiętywania bitów słowa danych. Szybki zapis i odczyt jak w RAM, duża trwałość.
- **MRAM** – jest rodzajem pamięci nieulotnej RAM wykorzystującej tunelowy efekt magnetorezystancyjny.


## Rodzaje pamięć programu

- W obecnych systemach mikroprocesorowych najczęściej stosuje się pamięć typu EEPROM i Flash.
- W mikrokontrolerach jako pamięć programu najczęściej stosuje się pamięć typu Flash.
- W mikrokontrolerach coraz częściej spotyka się zastosowanie pamięci FRAM, która pełni rolę pamięci programu i pamięci danych.

Semestr zimowy 2012/2013, WIEiK , PK

5

### Wygląd pamięci typu EPROM



Fotografia pamięci EPROM.

Pamięć typu 27C256:

- technologia CMOS
- pojemność 256kbitów (32kBajtów)
- organizacja 8-bitowa
- czas odczytu 120ns

Semestr zimowy 2012/2013, WIEiK , PK

6

## Pamięć danych - RAM

- **Pamięć danych RAM** (*ang. data memory- RAM - Random Access Memory*) – pamięć do zapisu i odczytu przeznaczona do przechowywania danych obliczanych przez jednostkę centralną.
- Podstawowe parametry pamięci ROM:
  - pojemność (w kBitach, np. 128kB, 256kB,) i organizacja pamięci (1,4,8,16,32-bitowa)
  - czas dostępu (czas odczytu i zapisu dziesiątki ns)
  - napięcie zasilania (2,7V, 3,3V 5V) i pobór prądu (mA)
  - wymagany cykl odświeżania dla pamięci DRAM (ms)

## Rodzaje pamięć danych

- **SRAM (*Static Random Access Memory*)** – pamięci RAM statyczne. Są to pamięci o krótkich czasach dostępu, prostsze w obsłudze przez jednostkę centralną, ale droższe. Elementem pamięciowym jest przerzutnik typu D.
- **DRAM (*Dynamic Random Access Memory*)** – pamięci RAM dynamiczne. Są to pamięci tańsze, ale ich obsługa przez jednostkę centralną jest bardziej skomplikowana. Polega to na konieczności wykonywania w krótkich odstępach czasu określonych operacji na pamięci (tzw. odświeżaniu). W przeciwnym razie dane zawarte w pamięci dynamicznej zanikają. Elementem pamięciowym jest kondensator.
- **FRAM (*Ferroelectric Random Access Memory*)** jest rodzajem pamięci RAM, w której wykorzystano efekt ferroelektryczny do zapamiętywania bitów słowa danych. Oznacza to technologię wytwarzania nieulotnej pamięci RAM, czyli pamięci łączącej w sobie szybkość pracy RAM i trwałość ROM.

## Rodzaje pamięć danych

- W obecnych systemach mikroprocesorowych najczęściej stosuje się pamięć typu SRAM i DRAM.
- W komputerach klasy PC jako pamięć danych stosuje się wyłącznie pamięć typu DRAM
- W mikrokontrolerach jako wewnętrzną pamięć danych najczęściej stosuje się pamięć typu SRAM.
- W mikrokontrolerach jako wewnętrzną nieulotną pamięć danych, najczęściej stosuje się pamięć typu EEPROM.
- W mikrokontrolerach coraz częściej spotyka się zastosowanie pamięci FRAM, która pełni rolę pamięci programu i pamięci danych.


Semestr zimowy 2012/2013, WIEiK , PK

9


## Pamięć danych - SRAM



Wygląd pamięci typu SRAM





Obudowa do montażu przewlekanego i montażu powierzchniowego



Podstawowa komórka pamięci SRAM (1 bit)  
w technologii CMOS,  
6 tranzystorów tworzy przerzutnik

Semestr zimowy 2012/2013, WIEiK , PK

10



## Szeregowa pamięć danych EEPROM



**4Mbit Ferroelectric Nonvolatile RAM**

- Organized as 256Kx16
- Configurable as 512Kx8 Using /UB, /LB
- 100 Trillion (1e14) Read/Write Cycles
- NoDelay™ Writes
- Page Mode Operation to 40MHz
- Advanced High-Reliability Ferroelectric Process

**SRAM Compatible**

- JEDEC 256Kx16 SRAM Pinout
- 55ns Access Time, 110ns Cycle Time

**Advanced Features**

- Low VDD Monitor Protects Memory against Inadvertent Writes
- Software Programmable Block Write Protect

**Superior to Battery-backed SRAM Modules**

- No Battery Concerns
- Monolithic Reliability

**Low Power Operation**

- 2.7V – 3.6V Power Supply
- Low Standby Current using ZZ pin
- 18 mA Active Current

**Industry Standard Configuration**


- Industrial Temperature -40° C to +85° C
- 44-pin "Green"/RoHS TSOP-II package
- True Surface Mount Solution, No Rework Steps
- Superior for Moisture, Shock, and Vibration

**Ordering Information**

FM22L16-55-TG 55ns access, 44-pin "Green"/RoHS TSOP-II

**Pamięć FRAM o dostępie równoległym**

Semestr zimowy 2012/2013, WIEIK, PK 14



#### 16K bit Ferroelectric Nonvolatile RAM

- Organized as 2,048 x 8 bits
- Unlimited Read/Writes
- NoDelay™ Writes
- Advanced High-Reliability Ferroelectric Process

#### Very Fast Serial Peripheral Interface - SPI

- Up to 15 MHz Frequency
- Direct hardware replacement for EEPROM
- SPI Mode 0 & 3 (CPOL, CPHA=0,0 & 1,1)

#### Sophisticated Write Protection Scheme

- Hardware Protection
- Software Protection

#### Low Power Consumption


- Low Voltage Operation 3.0-3.6V
- 1  $\mu$ A Standby Current (+85°C)

#### Industry Standard Configuration

- Industrial Temperature -40°C to +125°C
- Grade 1 AEC-Q100 Qualified
- "Green" 8-pin SOIC

#### Ordering Information

- FM25L16-GA ("Green"/RoHS 8-pin SOIC)



## Pamięć FRAM o dostępie szeregowym

## Układy wejścia-wyjścia – I/O

- **Układ wejścia-wyjścia** (*ang. input-output circuit, I/O*) – element systemu, służący do wymiany informacji między jednostką centralną a układami/urządzeniami zewnętrznymi. Urządzenia wejścia/wyjścia służą także do komunikacji z użytkownikiem
- **Wewnętrzne układy wejścia/wyjścia mikrokontrolerów**
  - Układy cyfrowe (logiczne) – porty równoległe/szeregowe, układy czasowe
  - Układy analogowo-cyfrowe
  - Układy analogowe
- **Zewnętrzne układy wejścia/wyjścia w systemie mikroprocesorowym**
  - Klawiatura
  - Myszka komputerowa
  - Stacja dyskietek
  - Monitor
  - Drukarka
  - Karta sieciowa



## Rodzaje układów wejścia-wyjścia

- **Układy cyfrowe (logiczne)**
  - Równoległe porty wejścia/wyjścia, pogrupowane w 4, 8, 16, 32-bitowe porty,
- **Szeregowe porty wejścia/wyjścia typu:**
  - UART, (*Universal Asynchronous Receiver-Transmitter*),
  - USART (*Universal Synchronous-Asynchronous Receiver-Transmitter*),
  - I2C (*inter-integrated circuit*), TWI (*Two Wire Interface*),
  - SCI (*Serial Communication Interface*),
  - SPI, (*Serial Peripheral Interface*), QSPI,
  - CAN (*Controller Area Network*),
  - LIN, (*Local Interconnect Network*)
  - USB, (*Universal Serial Bus*),
  - I2S (do zastosowań audio)
  - kontroler sieci Ethernet
  - moduły radiowe

Semestr zimowy 2012/2013, WIEiK, PK

17

## Rodzaje układów wejścia-wyjścia

- Programowalne układy czasowo-licznikowe, 8 lub 16-bitowe, liczniki z dzielnikiem wstępnym (*prescalerem*)
  - Modulatory PWM, (*Pulse Width Modulation*),
  - PCA – (*Programmable Counter Array*), matryce (macierz) liczników, liczniki typu CCU (*Compare Capture unit*),
  - Zegar czasu rzeczywistego RTC (*Real Time Clock*),
- Programowalne struktury logiczne PLD,
- Kontrolery do wyświetlaczy tekstowych, alfanumerycznych i graficznych.

Semestr zimowy 2012/2013, WIEiK, PK

18


## Rodzaje układów wejścia-wyjścia

- **Układy analogowo-cyfrowe**
  - Analogowy system pomiarowy - multiplexer analogowy 4, 8, 12 wejściowy, przetwornik analogowo-cyfrowy 8, 10, 12, 16, 24 bitowe, mogą być dwa niezależne przetworniki A/C, przetworniki A/C 24-bitowe typu Delta-Sigma wraz programowalny filtrem cyfrowym,
  - przetwornik cyfrowo-analogowy 8, 10, 12-bitowy typu PWM lub klasyczny przetworniki C/A z wyjściem napięciowym, przetworniki Sigma-Delta, ( $\Sigma$ - $\Delta$ )
  - Jeden lub dwa komparatory analogowe, monitor napięcia zasilania MCU (komparator analogowy),
- **Układy analogowe**
  - Programowalny wzmacniacz operacyjny,
  - Programowalny wzmacniacz pomiarowy (PGA) dla przetwornika A/C z wejściem pojedynczym lub różnicowym,
  - Źródło napięcia odniesienia  $V_{ref}$ , źródło prądowe do zasilania czujników np. mostkowych (tensometrycznych)
  - Czujnik temperatury (pomiar spadku napięcia na diodzie)

## Jednostka centralna - CPU

- Działanie CPU polega na cyklicznym wykonaniu instrukcji zawartych w programie użytkownika przechowywanym w pamięci programu ROM. Lista instrukcji jest z góry określona dla danego układu mikroprocesorowego.
- Zakłada się, że **instrukcja składa się z kodu operacji nazywanego kodem rozkazowym lub w skrócie rozkazem i argumentu lub argumentów.**
- Cykl wykonania instrukcji rozpoczyna się zawsze od wczytania do wewnętrznych rejestrów CPU kolejnego rozkazu. Gdy niezbędne do wykonania operacji są argumenty, to zawarte są one lub informacja o ich miejscu przechowywania w dalszej części instrukcji.
- W kolejnej fazie następuje pobranie tych argumentów i umieszczenie ich w odpowiednich wewnętrznych rejestrach CPU. Po tym następuje wykonanie instrukcji. Jednocześnie jest inkrementowany **licznik rozkazów wskazujący adres spod którego pobierane są instrukcje.**

## Jednostka centralna - CPU



Schemat blokowy przykładowej jednostki centralnej

Semestr zimowy 2012/2013, WIEiK , PK

21

## Architektura systemów mikroprocesorowych – mapa pamięci


- Mapa pamięci (*memory map*) w sposób graficzny przedstawia rozmieszczenie poszczególnych pamięci w przestrzeni adresowej CPU. Oprócz adresów obszarów RAM, ROM i innych rodzajów pamięci, mapa ta podaje usytuowanie rejestrów uniwersalnych, adresów procedur obsługi przerw, rejestrów układów we/wy (dostępne przez adresowanie pamięci RAM).
- W zależności od typu struktury mapy pamięci, procesory rdzeniowe mogą mieć następującą architekturę:
  - architekturę harwardzką,
  - zmodyfikowaną architekturę harwardzką,
  - architekturę Von-Neumanna.

Semestr zimowy 2012/2013, WIEiK , PK

22

## **Architektura mikrokontrolerów** **podział ze względu na umieszczenie pamięci ROM,** **pamięci RAM i układów I/O (mapa pamięci)**

- Architektura Von-Neumanna
- Architektura Harvard
- Zmodyfikowana architektura harwardzka



## Architektura Von-Neumanna

- Architektura przedstawiona po raz pierwszy w 1945 roku przez Johna von Neumanna stworzona wspólnie z Johnem W. Mauchly'ym i Johnem Presper Eckertem.
- **Architektura Von-Neumanna cechuje się jednolitą przestrzenią adresową, w której** wszystkie pamięci, rejestry i układy we/wy są umieszczone w jednej, wspólnej przestrzeni adresowej.
- W architekturze tej zakłada się, że podział przestrzeni adresowej na pamięć programu, pamięć danych oraz obszar we/wy jest czysto umowny i zależy wyłącznie od rozmieszczenia tych elementów w obszarze adresowym podczas projektowania systemu. CPU ma jedną szynę danych wspólną dla danych i programu.
- Dzięki temu programowanie jest ułatwione, gdyż dostęp do danych, programu i urządzeń we/wy odbywa się przy użyciu zunifikowanych rozkazów wykorzystujących te same tryby adresowania. Zatem nie istnieje tu potrzeba wprowadzania specjalnych rozkazów pozwalających na przepływ danych pomiędzy pamięcią ROM i RAM. Do tego celu może być użyty typowy rozkaz adresowy. Tym samym tworzenie tablic stałych, tablicy wektorów, itp. w pamięci ROM nie stanowi problemu.

## Architektura Harwardzka

- **Architektura harwardzka opiera się na użyciu dwóch oddzielnych szyn dla danych i rozkazów**, dzięki czemu w trakcie pobierania argumentów wykonywanej właśnie instrukcji można równocześnie zacząć pobieranie następnego słowa rozkazowego (*pre-fetch*). Skraca to cykl rozkazowy i zwiększa szybkość pracy. Obszary adresowe pamięci danych i programu (wewnętrznych i czasami zewnętrznych) są rozdzielone.
- Pociąga to za sobą niejednoznaczność adresów, ponieważ pod tym samym adresem CPU widzi pamięć RAM i ROM. W tym przypadku stosuje się inne rozkazy dla pamięci programu i inne dla pamięci danych. Ponadto magistrala danych i rozkazów mają **różną szerokość (długość słowa)**

## Architektura Harwardzka

- Wadą tego rozwiązania jest utrudniony przepływ danych z pamięci programu do obszaru pamięci operacyjnej, co uniemożliwia stosowanie jednej z podstawowych technik programistycznych (*look-up tables*).
- *Innymi słowy nie jest możliwe indeksowane przesłanie* danych z pamięci ROM do RAM, co oznacza np. brak możliwości budowy tabel współczynników stałych w pamięci ROM

Semestr zimowy 2012/2013, WIEiK , PK

27

## Zmodyfikowana architektura harwardzka

- **Zmodyfikowana architektura harwardzka jest rozwiązaniem pośrednim, starającym się połączyć zalety architektury harwardzkiej i Von-Neumanna.**
- Obszary pamięci ROM i RAM są rozdzielone, ale charakteryzują się **taką samą długością słowa**. **Dzięki multiplexerom** i odpowiedniej organizacji magistrali pamięci ROM i RAM możliwe jest z pewnymi ograniczeniami przesyłanie stałych z pamięci ROM do rejestrów i pamięci RAM.

Semestr zimowy 2012/2013, WIEiK , PK

28

## **Architektura systemów mikroprocesorowych** **podział ze względu na listę instrukcji**

Kolejny podział architektur procesorów można uzyskać korzystając z kryterium typu listy instrukcji. Pozwala ono na wyróżnienie procesorów o:

- architekturze **RISC (*reduced instruction set computer*)**,
- architekturze **CISC (*complex instruction set computer*)**,

## **Architektura RISC** **(*Reduced Instruction Set Computer*)**

Architektura RISC, czyli o zredukowanej liście instrukcji, odznacza się następującymi cechami:

- procesor jest zbudowany zgodnie z architekturą harwardzką,
- procesor wykorzystuje **przetwarzanie potokowe (*pipelining*) w celu zwiększenia szybkości** wykonywania programu,
- zbiór realizowanych instrukcji jest **ograniczony i spełnia warunki ortogonalności** (symetrii).

W przetwarzaniu potokowym CPU dysponuje pobranymi na zapas instrukcjami, które będą kierowane do współbieżnego wykonania w jej poszczególnych jednostkach wykonawczych. W procesorze tego typu zamiast prostego rejestru instrukcji stosuje się **pamięć FIFO (*first-in first-out*)**, która gromadzi kolejkę instrukcji. Instrukcje pobierane z pamięci programu do kolejki w cyklu **pre-fetch** opuszczają ją w takiej samej kolejności i są kierowane do poszczególnych układów wykonawczych.

***Klasyczna architektura RISC jest stosowana w mikrokontrolerach rzadko. Najczęściej można znaleźć elementy tej architektury, ale ortogonalność instrukcji nie jest pełna.***

## Architektura RISC (Reduced Instruction Set Computer)

Pojęcie ortogonalności oznacza unifikację instrukcji według następujących zasad:


- każda instrukcja może operować na **dowolnym rejestrze roboczym**. **Procesor nie ma** więc wyróżnionych rejestrów, które są specjalizowane do wykonywania określonych rodzajów operacji,
- każda instrukcja może wykorzystywać **dowolny tryb adresowania argumentów**, nie ma ukrytych związków między instrukcjami (efektów ubocznych), które powodowałyby nieprzewidziane reakcje systemu w zależności od kontekstu użycia rozkazów w programie,
- kody rozkazów i formaty instrukcji są **zunifikowane**. **W szczególności wszystkie** instrukcje zajmują w pamięci programu taką samą liczbę bajtów.
- Ortogonalność zbioru instrukcji radykalnie upraszcza budowę układu sterowania, który może realizować cykl wykonania każdego rozkazu według identycznego algorytmu. Stąd prostszy układ sterowania może pracować znacznie szybciej, dlatego cykl rozkazowy ulega skróceniu.

## Architektura CISC (Complex Instruction Set Computer)

**Architektura CISC charakteryzuje się:**

- **rozbudowaną liczbą instrukcji (często powyżej 100)**. Przeciwstawia się ją architekturze RISC. Cecha ortogonalności nie jest zachowana.
- Instrukcje są wąsko specjalizowane, współpracują na ogół tylko z określonymi rejestrami i wymagają stosowania określonych trybów adresowania.





### Pozostałe elementy funkcjonalne systemu mikroprocesorowego (mikrokontrolera)

- system przerwań sprzętowych,
- układ do bezpośredniego dostępu do pamięci DMA,
- dodatkowy moduł obliczeniowy o zwiększonej precyzji, dzielenia, mnożenia i przesuwania
- dodatkowy układ arytmetyczno-logiczny, ALU, np. typu MAC (mnożenie i dodawanie),
- akumulator o zwiększonej liczbie bitów (dokładności),
- system nadzorowania pracą mikrokontrolera, (układy napięciowe i czasowe),
- układu do uruchamiania systemu mikroprocesorowego (debuger), JTAG
- układu do programowania pamięci programu ROM, pamięci danych typu EEPROM, pamięci konfiguracyjnej, tryb programowania szeregowo w systemie lub równoległy,
- program ładujący tzw. bootloader do programowania

## Pozostałe elementy funkcjonalne systemu mikroprocesorowego (mikrokontrolera)

- **Do układów nadzorujących (czuwających) nad pracą mikrokontrolerów zaliczamy:**
  - Licznik nadzorujący (czuwający) (watchdog timer) Licznik czuwający może być programowalny lub o stałym podziale częstotliwości, może zliczać impulsy zegarowe lub mieć własny generator,
  - Generator czuwający (oscillator timer)
  - Układ detekcji awarii systemu, lub błędów obliczeń (dzielenie przez zero)
  - Układy monitorowania napięcia, LVD, (*Low Voltage Detector*), BOR (*Brown-out Reset*), POR (*Power on Reset*). Układy do monitorowania napięcia służą do sygnalizowania spadku napięcia zasilania mikrokontrolera poniżej wartości odniesienia. Ta funkcja może być realizowana przez wewnętrzne układy lub zewnętrzne układy.
  
- **Możemy wyróżnić następujące źródła zerującego (Resetu):**
  - reset po **włączeniu zasilania**,
  - reset wywołany **zewnętrznym sygnałem RESET**,
  - reset **programowy** wywołany przez **ustawienie odpowiedniego bitu**,
  - reset wywołany przez **układ watchdog**,
  - reset wywołany przez **układy nadzorujące** poprawność pracy MCU (np. od układu wykrywającego spadek napięcia zasilania LVD , BOR, POR).

Semestr zimowy 2012/2013, WIEiK , PK

35

## Pozostałe elementy funkcjonalne systemu mikroprocesorowego (mikrokontrolera)

- **System dystrybucji sygnału zegarowego składa się:**
  - układu generatora sygnału zegarowego (oscylatora),
  - multiplexera do wyboru sygnału zegarowego,
  - dzielników częstotliwości sygnału zegarowego do taktowania poszczególnych fragmentów mikrokontrolera, (CPU, RAM, EEPROM), elementów układu wejścia/wyjścia (przetwornika A/C, liczników), układu zerowania,
  
- **Typy generatorów sygnału zegarowego:**
  - wewnętrzny układ generatora z dołączanym zewnętrznym rezonatorem kwarcowym lub rezonatorem ceramicznym, (stała częstotliwość pracy),
  - wewnętrzny układ generatora typu PLL z dołączanym zewnętrznym rezonatorem kwarcowym o częstotliwości np. 32,768KHz (możliwość ustalania częstotliwość pracy),
  - wewnętrzny układ generatora typu RC z dołączanymi zewnętrznymi elementami RC, (stała częstotliwość pracy, mała dokładność częstotliwości),
  - wewnętrzny układ generatora typu RC z możliwością ustawiania częstotliwości, (możliwość ustalania częstotliwość pracy, mała dokładność częstotliwości),
  - zewnętrzny sygnał zegarowy (możliwość synchronizacji pracy kilku układów)

Semestr zimowy 2012/2013, WIEiK , PK

36

## Rozwój systemów mikroprocesorowych

- Ze względu na rozwój technologii do wytwarzania układów scalonych, od lat 70-tych następuje gwałtowny wzrost zastosowania systemów mikroprocesorowych w urządzeniach wojskowych, przemysłowych a następnie w urządzeniach powszechnego użytku.
- Tzw. komputery lub mikroprocesory stały się tak tanie i łatwo dostępne, że znajdują się lub na pewno będą stosowane w coraz większej liczbie urządzeń przemysłowych i powszechnego użytku.
- Zastosowanie systemów mikroprocesorowych powoduje że urządzenia mają więcej funkcji, są bardziej niezawodne, energooszczędne.



### Pierwsze scalone układy mikroprocesorowe

- F14 CAD/C (F-14A Central Air Data Computer) wojskowy mikroprocesor, **Garrett AiResearch Corp**, rok 1970
- Intel 4004 pierwszy układ mikroprocesorowy, **Intel**, rok 1971
- TMS 1000 - jeden z pierwszych "jednoukładowy komputer", **Texas Instruments**, rok 1971

Semestr zimowy 2012/2013, WIEiK , PK

37